摘要：为消除通信系统中的码间串扰，提高频带利用率，常采用平方根升余弦滤波器来实现基带信号的成形滤波处理；为实现不同符号率的信号在通信系统中的高速率传输，常采用数字信号处理中的多速率变换技术提高数字信号的采样率。采用平方根升余弦滤波器及半带、CIC、Farrow滤波器级联，基于FPGA实现了一种多速率变换模块。该模块能够实现任意倍数的上采样变换，且通过在线重载升余弦滚降系数，及CIC滤波器、Farrow滤波器上采样倍数，有效节约了FPGA内部资源。在ISE平台采用Verilog编程及IP核调用实现了该SRRC滤波及多速率变换模块，并给出了ModelSim仿真波形及实验结果，验证了其升余弦滚降及变速率特性，有效消除了码间干扰，提高频带利用率。其实现方式简单、高效。
分类：期刊> 自然科学与工程技术> 信息科技> 无线电电子学
收录：统计源期刊(中国科技论文优秀期刊) > 知网收录(中) > 维普收录(中) > 万方收录(中) > JST 日本科学技术振兴机构数据库(日) > 国家图书馆馆藏 > 上海图书馆馆藏
关键词：fpga 成形滤波 上采样 任意倍数 码间干扰 节约资源
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
