摘要：目前的片上系统（SoC）设计特点是持续增大的芯片尺寸，集成更多的IP模块，多种电源电压供电，以及封装对供电电压的影响，这加大了不可预测的电压降带来芯片失败的风险。为降低此风险，可使用Cadence公司的SoC电源完整性分析和验证工具VoltageStorm，并结合APSI提取的封装模型，进行chip—package电源完整性分析。本文将结合实际设计项目，介绍利用Cadence公司Voltage Storm和APSI工具进行chip—package电源完整性分析的具体实现。
分类：期刊> 自然科学与工程技术> 信息科技> 无线电电子学
收录：知网收录(中) > 维普收录(中) > 万方收录(中) > 国家图书馆馆藏 > 上海图书馆馆藏
关键词：emi voltagestorm apsi
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
