摘要：对已有的传统中值滤波算法、快速中值滤波算法进行了基于FPGA设计实现.在此基础上提出了快速中值滤波的一种改进算法,并进行了设计.3种中值算法都利用VerilogHDL进行编程,通过对比仿真结果,表明了改进算法在达到较好的滤波果的同时在硬件实现上的优越性.
分类：期刊> 自然科学与工程技术> 工程科技II> 综合科技B类综合
收录：知网收录(中) > 维普收录(中) > 万方收录(中) > CA 化学文摘(美) > JST 日本科学技术振兴机构数据库(日) > 国家图书馆馆藏 > 上海图书馆馆藏
关键词：中值滤波 改进算法 fpga 仿真
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
