摘要：国内存储器芯片快速发展,芯片的制造工艺不断提升,国内逻辑主流工艺发展到28nm工艺节点,非挥发性存储器NANDFlash发展到24nm工艺节点。芯片被广泛应用到各种电子产品中,集成电路芯片的ESD失效占用很大比例。它的可靠性问题越来越被关注,静电保护电路的设计和优化显得尤为重要。提出一种有效的静电保护电路版图,节约芯片面积,从而实现对芯片管脚的静电保护。
分类：期刊> 自然科学与工程技术> 工程科技II> 电力工业
收录：知网收录(中) > 维普收录(中) > 万方收录(中) > 国家图书馆馆藏 > 上海图书馆馆藏
关键词：集成电路设计 静电保护 版图设计 寄生三极管 静电泄放
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
