摘要：在FPGA芯片的发展中，为实现FPGA强大的功能和性能，在FPGA芯片上内置灵活、性能良好的锁相环来进行时钟管理。基于上述需求设计了一款应用于FPGA中的锁相环电路，该电路主体结构采用的是数模混合的三阶电荷泵锁相环电路，通过采用双环路和动态调节CP输出电流的电路结构扩大了输出时钟的频率输出范围、降低相位噪声、缩短PLL锁定时间，设计出的芯片功能和性能有了明显提高。
分类：期刊> 自然科学与工程技术> 信息科技> 无线电电子学
收录：知网收录(中) > 维普收录(中) > 万方收录(中) > 国家图书馆馆藏 > 上海图书馆馆藏
关键词：fpga器件 锁相环 电荷泵锁相环 双环路 快速锁定 相位噪声
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
