摘要：基于SMIC 65nm CMOS工艺,设计了一种10位10 MS/s逐次逼近型模数转换器（SAR ADC）。采用全差分的R-C组合式DAC网络结构进行设计,提高了共模噪声抑制能力和转换精度。与全电容结构相比,R-C组合式DAC网络结构有效减小了版图面积。DAC中各开关的导通采用对称的开关时序,使比较器差分输入的共模电平保持为固定值,降低了比较器的失调电压,提高了ADC的线性度。在2.5V模拟电源电压和1.2V数字电源电压下,使用Spectre进行仿真验证,测得DNL为0.5LSB,INL为0.8LSB;在输入信号频率为4.990 2 MHz,采样频率为10 MHz的条件下,测得电路的有效位数为9.63位,FOM为0.04pJ/conv。
分类：期刊> 自然科学与工程技术> 信息科技> 无线电电子学
收录：北大期刊(中国人文社会科学期刊) > 统计源期刊(中国科技论文优秀期刊) > 知网收录(中) > 维普收录(中) > 万方收录(中) > CA 化学文摘(美) > SA 科学文摘(英) > JST 日本科学技术振兴机构数据库(日) > Pж(AJ) 文摘杂志(俄) > 哥白尼索引(波兰) > 剑桥科学文摘 > 国家图书馆馆藏 > 上海图书馆馆藏
关键词：逐次逼近型adc 对称开关时序
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
