摘要：基于TSMC 0.18μm CMOS工艺,采用两级级联的折叠内插结构,设计了一种8位1GS/s折叠内插A/D转换器。在预放大器阵列输出端引入失调平均网络,优化了预放大器阵列的输入对管尺寸,以补偿边界预放大器的增益衰减。在折叠电路中引入幅度补偿电路,以增加较小的电路功耗为代价改善了电路的带宽限制,提高了增益及输出线性范围。分析了内插平均电阻网路中的高倍内插误差,通过优化内插电阻值,实现了内插输出失调的减小,保证了系统良好的精度特性。仿真结果表明,在采样率为1GS/s、输入正弦波频率为465.82 MHz的条件下,该8位折叠内插A/D转换器的有效位数能够达到7.31位,功耗为290mW。
分类：期刊> 自然科学与工程技术> 信息科技> 无线电电子学
收录：北大期刊(中国人文社会科学期刊) > 统计源期刊(中国科技论文优秀期刊) > 知网收录(中) > 维普收录(中) > 万方收录(中) > CA 化学文摘(美) > SA 科学文摘(英) > JST 日本科学技术振兴机构数据库(日) > Pж(AJ) 文摘杂志(俄) > 哥白尼索引(波兰) > 剑桥科学文摘 > 国家图书馆馆藏 > 上海图书馆馆藏
关键词：级联结构 粗量化 细量化
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
