摘要：设计了一种用于射频系统的低功耗、中速中精度差分输入逐次逼近型（SAR）A/D转换器。采样完成后采用下极板对接的逻辑算法,10位SAR A/D转换器只需9位DAC即可满足其精度要求。DAC阵列采用分段电容结构,节省了芯片面积。比较器采用前置运算放大器加锁存器的结构,达到了同时兼顾速度和精度的要求。该A/D转换器芯片采用GSMC 0.13μm 1P7M CMOS工艺制造,其核心电路尺寸为500μm×360μm,采用1.2V的单电源供电。测试结果表明,当采样频率为10MS/s,输入信号频率为2MHz时,该SAR A/D转换器达到8.45位的有效精度,总功耗为2.17mW;当采样频率为5MS/s,输入信号频率为1MHz时,该SAR A/D转换器达到8.75位的有效精度,总功耗为2.07mW。
分类：期刊> 自然科学与工程技术> 信息科技> 无线电电子学
收录：北大期刊(中国人文社会科学期刊) > 统计源期刊(中国科技论文优秀期刊) > 知网收录(中) > 维普收录(中) > 万方收录(中) > CA 化学文摘(美) > SA 科学文摘(英) > JST 日本科学技术振兴机构数据库(日) > Pж(AJ) 文摘杂志(俄) > 哥白尼索引(波兰) > 剑桥科学文摘 > 国家图书馆馆藏 > 上海图书馆馆藏
关键词：sar 逻辑算法 电容匹配
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
