摘要：针对图形处理器高速并行的特点和规则低密度奇偶校验码译码过程中的可并行部分，提出了使用图形处理器来加速规则低密度奇偶校验码译码的方法．该方法在图形处理器上采用以节点的边并行代替节点并行进行译码，提高了线程利用率；同时，在译码过程中采用图形处理器高速的片上内存——共享内存和寄存器来存储数据，使数据存储减少对全局内存的依赖，缩短数据访问时间．仿真结果显示，使用边并行和片上内存，译码速度约是图形处理器不使用文中优化方法的低密度奇偶校验码译码程序的5．32～10．41倍．
分类：期刊> 自然科学与工程技术> 信息科技> 电子信息科学综合
收录：北大期刊(中国人文社会科学期刊) > CSCD 中国科学引文数据库来源期刊(含扩展版) > 统计源期刊(中国科技论文优秀期刊) > 知网收录(中) > 维普收录(中) > 万方收录(中) > EI 工程索引(美) > CA 化学文摘(美) > SA 科学文摘(英) > JST 日本科学技术振兴机构数据库(日) > Pж(AJ) 文摘杂志(俄) > 剑桥科学文摘 > 国家图书馆馆藏 > 上海图书馆馆藏 > 文摘与引文数据库
关键词：低密度奇偶校验码 图形处理器 统一计算设备架构 并行计算 共享内存 寄存器
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
